Revision bfaa5d14
| ID | bfaa5d1489c428bc49ed0a84f6732ceac703ac92 |
added copyrights
Files
- added
- modified
- copied
- renamed
- deleted
- usrp2
- control_lib
- atr_controller.v (diff)
- atr_controller16.v (diff)
- bin2gray.v (diff)
- bootram.v (diff)
- clock_bootstrap_rom.v (diff)
- clock_control.v (diff)
- clock_control_tb.v (diff)
- dcache.v (diff)
- decoder_3_8.v (diff)
- dpram32.v (diff)
- fifo_to_wb.v (diff)
- fifo_to_wb_tb.v (diff)
- gray2bin.v (diff)
- gray_send.v (diff)
- icache.v (diff)
- longfifo.v (diff)
- medfifo.v (diff)
- mux4.v (diff)
- mux8.v (diff)
- mux_32_4.v (diff)
- oneshot_2clk.v (diff)
- priority_enc.v (diff)
- quad_uart.v (diff)
- ram_2port.v (diff)
- ram_2port_mixed_width.v (diff)
- ram_harv_cache.v (diff)
- ram_harvard.v (diff)
- ram_harvard2.v (diff)
- ram_loader.v (diff)
- ram_wb_harvard.v (diff)
- reset_sync.v (diff)
- s3a_icap_wb.v (diff)
- sd_spi.v (diff)
- sd_spi_tb.v (diff)
- sd_spi_wb.v (diff)
- setting_reg.v (diff)
- settings_bus.v (diff)
- settings_bus_16LE.v (diff)
- settings_bus_crossclock.v (diff)
- shortfifo.v (diff)
- simple_uart.v (diff)
- simple_uart_rx.v (diff)
- simple_uart_tx.v (diff)
- spi.v (diff)
- srl.v (diff)
- ss_rcvr.v (diff)
- system_control.v (diff)
- system_control_tb.v (diff)
- traffic_cop.v (diff)
- v5icap_wb.v (diff)
- wb_bridge_16_32.v (diff)
- wb_bus_writer.v (diff)
- wb_output_pins32.v (diff)
- wb_ram_block.v (diff)
- wb_ram_dist.v (diff)
- wb_readback_mux.v (diff)
- wb_readback_mux_16LE.v (diff)
- wb_regfile_2clock.v (diff)
- wb_semaphore.v (diff)
- wb_sim.v (diff)
- extramfifo
- fifo
- buffer_int.v (diff)
- buffer_int2.v (diff)
- buffer_int_tb.v (diff)
- buffer_pool.v (diff)
- buffer_pool_tb.v (diff)
- crossbar36.v (diff)
- dsp_framer36.v (diff)
- fifo19_mux.v (diff)
- fifo19_pad.v (diff)
- fifo19_to_fifo36.v (diff)
- fifo19_to_ll8.v (diff)
- fifo36_demux.v (diff)
- fifo36_mux.v (diff)
- fifo36_to_fifo19.v (diff)
- fifo36_to_fifo72.v (diff)
- fifo36_to_ll8.v (diff)
- fifo72_to_fifo36.v (diff)
- fifo_19to36_tb.v (diff)
- fifo_2clock.v (diff)
- fifo_2clock_cascade.v (diff)
- fifo_cascade.v (diff)
- fifo_long.v (diff)
- fifo_pacer.v (diff)
- fifo_short.v (diff)
- fifo_tb.v (diff)
- ll8_shortfifo.v (diff)
- ll8_to_fifo19.v (diff)
- ll8_to_fifo36.v (diff)
- packet32_tb.v (diff)
- packet_generator.v (diff)
- packet_generator32.v (diff)
- packet_router.v (diff)
- packet_tb.v (diff)
- packet_verifier.v (diff)
- packet_verifier32.v (diff)
- splitter36.v (diff)
- valve36.v (diff)
- gpif
- gpmc
- models
- sdr_lib
- acc.v (diff)
- add2.v (diff)
- add2_and_round.v (diff)
- add2_and_round_reg.v (diff)
- add2_reg.v (diff)
- dsp_core_rx.v (diff)
- dsp_core_rx_old.v (diff)
- dsp_core_rx_udp.v (diff)
- dsp_core_tx.v (diff)
- dummy_rx.v (diff)
- halfband_ideal.v (diff)
- halfband_tb.v (diff)
- hb
- acc.v (diff)
- coeff_ram.v (diff)
- coeff_rom.v (diff)
- halfband_interp.v (diff)
- hbd_tb
- mac.v (diff)
- mult.v (diff)
- ram16_2port.v (diff)
- ram16_2sum.v (diff)
- ram32_2sum.v (diff)
- hb_dec.v (diff)
- hb_dec_tb.v (diff)
- hb_interp.v (diff)
- hb_interp_tb.v (diff)
- hb_tb.v (diff)
- integrate.v (diff)
- med_hb_int.v (diff)
- rssi.v (diff)
- rx_control.v (diff)
- rx_dcoffset.v (diff)
- rx_dcoffset_tb.v (diff)
- small_hb_dec.v (diff)
- small_hb_dec_tb.v (diff)
- small_hb_int.v (diff)
- small_hb_int_tb.v (diff)
- tx_control.v (diff)
- serdes
- simple_gemac
- address_filter.v (diff)
- address_filter_promisc.v (diff)
- crc.v (diff)
- delay_line.v (diff)
- eth_tasks.v (diff)
- eth_tasks_f19.v (diff)
- eth_tasks_f36.v (diff)
- ethrx_realign.v (diff)
- ethtx_realign.v (diff)
- flow_ctrl_rx.v (diff)
- flow_ctrl_tx.v (diff)
- ll8_to_txmac.v (diff)
- rxmac_to_ll8.v (diff)
- simple_gemac.v (diff)
- simple_gemac_rx.v (diff)
- simple_gemac_tb.v (diff)
- simple_gemac_tx.v (diff)
- simple_gemac_wb.v (diff)
- simple_gemac_wrapper.v (diff)
- simple_gemac_wrapper19.v (diff)
- simple_gemac_wrapper19_tb.v (diff)
- simple_gemac_wrapper_f36_tb.v (diff)
- simple_gemac_wrapper_tb.v (diff)
- testbench
- timing
- top
- udp
- vrt
- control_lib